(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平6-347521

(43)公開日 平成6年(1994)12月22日


(51) Int.Cl. ⁵	Manieri et	ping with white your arts are	~ -				
G01R 31/28	識別記号	庁内整理番号	ΡI				技術表示箇序
H03K 19/00	В	8941-5 J					
		6912-2G	G01R	31/ 28		v	
			審査請求	未請求	請求項の数3	OL	(全 21 頁)
(21)出顧番号	特顧平5-137748		(71)出顧人				
(22)出顧日	平成5年(1993)6月	(71)出廣人	株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地 000233011 日立コンピュータエンジニアリング株式会 社				
			(72)発明者	神奈川県 丸山 徒東京都青	【来野市堀山下] 対也 「梅市今井2326番 ・バイス開発セン	地 村	大会社日立
			(74)代理人		大日方 富雄	/ 7 M	
						掲	検買に続く

(54) 【発明の名称】 半導体集積回路装置

(57) 【要約】

【構成】 組合せ論理回路の前後に配置されたデータ保 持手段を外部から与えられるアドレス信号によって選択 して外部から直接診断信号を入れたり、保持データを外 部端子へ直接読み出せるように構成された診断機能を備 えた論理LSIにおいて、システムの信号が供給される ラッチ回路はバイポーラトランジスタ回路で構成し、診 断用の信号が供給される診断用補助回路はCMOS回路 で構成するようにした。

【効果】 システムデータが供給されるラッチ回路はバ イポーラトランジスタ回路で構成されるため信号の遅延 が少ないとともに、通常動作モード時には動作しないた め高速性を要求されない診断用補助回路はCMOS回路 で構成されるため、消費電力が少なくて済む。また、上 記ラッチ回路およびスキャンアウトデータを出力するた めの回路からの信号をECLゲートを通して出力させる ようにしたので、レベル変換回路が不要となり、回路設 計が容易になる。



【特許請求の範囲】

1

【請求項1】 論理回路部と、この論理回路部の前段および後段に配置され外部から与えられるアドレス信号によって選択されて外部から直接データが入力され、また保持データを外部端子へ直接出力可能に構成されたデータ保持手段をとを備え、上記データ保持手段ははシステムの信号が供給されるラッチ回路と診断用の信号が供給されると共に、上記ラッチの路は下のより構成されると共に、上記ラッチのなるECとの路で構成され、上記診断用補助回路はCMOS回路とにより構成され、上記診断用補助回路はCMOS回路とに構成され、上記にCL回路のカレントスイッチ部とがで構成されているのカレントスイッチ部とがで構成されているのカレントスイッチ部には近路のカレントスイッチ部には近路である。上記を外して電源電圧が供給されるように構成されていることを特徴とする半導体集積回路装置。

【請求項2】 上記ECL回路のエミッタフォロワ部と 上記CMOS回路には、同一の電源供給系を介して電源 電圧が供給されるように構成されてなることを特徴とす る請求項1記載の半導体集積回路装置。

【請求項3】 上記ラッチ回路はECLシリーズゲートで構成され、エミッタフォロワ・トランジスタのベース端子とカレントスイッチ部のスイッチ・トランジスタ共通エミッタ端子との間には、出力レベルを強制的にロウレベルまたはハイレベルに固定するための制御信号が入力されるトランジスタがレベル調整用のダイオードと共に直列形態で接続されてなることを特徴とする請求項1または請求項2記載の半導体集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体集積回路技術さらには論理集積回路における診断回路およびそのレイアウト方式に適用して有効な技術に関し、例えばECL(エミッタ・カップルド・ロジック)回路からなるようなバイポーラ論理LSIおよびそれに使用されるデータラッチ手段の構成に利用して有効な技術に関する。

[0002]

【従来の技術】近年、論理機能を有する半導体集積回路装置(以下、論理LSIと称する)は入出力ピンの数が増加し、多いものでは数100個のピンを有するものがある。このように、入出力ピンの多い論理LSIにおいては、内部論理回路の診断が困難となる。例えば、論理LSIのテスティングをプローブ検査で行なう場合、入出力ピン(端子)の数が多いと端子間隔が狭くなるため、全端子(バッド)へのプローブの正確な接触が非常に難しくなる。特に、CCB(Controlled CollapseBonding)方式のLSIにおいては、各端子間の距離が短いため、全パッドへのプローブの接触が難しくなる。

【0003】そのため、論理LSIの診断方式としてシリアルスキャン方式が知られている。このシリアルスキャン方式は、診断時において、論理LSI内の論理回路

2

に配置された複数のフリップフロップを直列に接続する ことによってシフトレジスタとして動作させる方式であ る。この方式では、診断時に、まずフリップフロップが レジスタとして動作するように接続され、テストデータ がシフトレジスタを構成する各フリップフロップに書き 込まれる。その後、各フリップフロップは、通常動作時 と同一の回路接続とされることによって、各フリップフ ロップの後段論理回路にテストデータを供給可能にされ る。次に、テストデータを後段の論理回路に供給するよ うに論理LSIが動作させられる。その結果、後段論理 回路は、テストデータに応答して所定の論理動作を実行 し、その結果得られたデータ(テスト結果データ)が後 段論理回路内にある複数のフリップフロップにラッチさ れる。テスト結果データは、前記同様、各フリップフロ ップをシフトレジスタとして動作するように接続するこ とによって、論理LSI外に設けられたテスターに出力 される。

【0004】従って、従来の一般的なスキャン方式の診 断によると、フリップフロップより後段の論理回路のテ ストは容易である。しかし、入力回路から最初のフリッ プフロップまでの論理回路の診断を行なうには、入力端 子にプローブを当ててテスト信号を入力する必要があ る。この問題を解決するため、論理LSIの入力部にバ ウンダリ・スキャン・フリップフロップを設け、診断時 に、このフリップフロップにテストデータ(テストパタ ーン)を保持させることによって、プローブを用いた診 断を不要にする方式が知られている。IEEE 199 O Bipolar Circuit and hnology Meeting 6.2 pp128 ~pp131は、バウンダリ・スキャン方式の診断回路 を内蔵した論理LSIにおいて、バウンダリ・スキャン ・フリップフロップを、ECL回路とCMOS回路とを 組み合わることによって構成する技術を開示している。 【0005】他の診断方式として、ランダムスキャン方 式が知られている。この診断方式は、半導体集積回路装 置内の各フリップフロップを、診断時にアドレス指定で きるように構成したものであり、この点が上述のシリア ルスキャン方式と相違する点である。ランダムスキャン 方式において、診断時に半導体集積回路装置内の1つの フリップフロップが半導体集積回路装置の外部から供給 されたアドレス信号に基づいて選択状態とされる。そし て、その選択状態とされたフリップフロップに対してテ ストデータの設定または読み出しが行なわれる。米国特 許No. 4, 701, 922 (発行日1987年10月 20日)は上記ランダムスキャン方式の診断回路を開示 している。

[0006]

【発明が解決しようとする課題】上述したバウンダリ・スキャン・フリップフロップは、診断時においてECLレベルの入力信号を受け、これをCMOS回路で構成さ

れたフリップフロップでラッチし、再びECLレベルの出力信号として次段論理回路へ信号を送るという回路形式である。そのため、レベル変換回路がECL入力部(シリーズゲート)とCMOSフリップフロップとの間およびCMOSフリップフロップとECL出力部との間に、それぞれ必要とされる。そのため、信号のレベルを合わせるための回路設計が面倒であるばかりでなく、通常動作時および診断実施例における信号の伝達速度くなると考えられる。シリアルスキャン方式の診断においては、診断時における信号伝達速度の遅延は、テスト時間の増加を招くおそれがある。

【0007】また、ECL-CMOS回路の問題点とし ては、CMOS回路の電源が一般にOV, 5Vで論理振 幅も同一であるのに対し、ECL回路の電源は0V,-4~-5 Vで、論理振幅は-0.8 V~-0.9 V, -1. 4 V~-1. 8 V程度で両者の論理振幅に差がある ため、両者を接続するにはレベル変換回路が必要にな る。仮に、レベル変換回路を省略すると、ハイレベル側 ではバイポーラトランジスタが飽和し、エミッタ接地電 流増幅率が低下して正常なコレクタ電圧がでなくなる。 これとともに、ロウレベル側ではバイポーラトランジス タの耐圧が問題となる。さらに、CMOS回路とECL 回路の論理振幅を近付けようとしてСМОS回路の電源 電圧を狭めると、動作速度が遅くなったり、電源ノイズ に対するマージンが減少する等の問題が生じる。また、 ECL回路の論理振幅を広げると、動作速度が遅くなる という問題がある。

【0008】本発明の目的は、診断機能を備えた半導体集積回路装置において、回路設計が容易でしかも通常動作時および診断時における信号の遅延の少ない診断御用補助回路付きのデータ保持手段(フリップフロップ)を提供することにある。本発明の他の目的は、診断機能を備えた半導体集積回路装置において、レベル変換回路を設けることなく、ECL回路とCMOS回路とで診断制御用補助回路付きのデータ保持手段を構成できるとで診断制用補助回路付きのデータ保持手段を構成できると共に、動作速度を低下させることなく、ECL回路の電源ノイズによる誤動作を防止できるようにすることにある。この発明の前記ならびにそのほかの目的と新規な特徴については、本明細費の記述および添附図面から明らかになるであろう。

[0009]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を説明すれば、下記のと おりである。すなわち、組合せ論理回路の前後に配置さ れたフリップフロップ(データ保持手段)を、半導体集 積回路装置の外部から与えられるアドレス信号(選択信 号)によって選択して外部から直接組み合わせ論理回路 診断のためのテストデータを入れたり、特定のフリップ フロップの保持データを外部端子を経由して直接半導体 集積回路装置の外部へ読み出せるように構成された診断 4

機能付きの半導体集積回路装置において、通常動作時にシステム信号(システムデータ)が供給されるラッチ回路はバイポーラトランジスタ回路で構成する。また、診断時に診断用の信号が供給されこの信号に基づいて上記ラッチ回路への制御信号を形成するためのラッチ機能付き診断用補助回路はCMOS回路で構成する。さらに、診断時に診断用補助回路の出力信号によって制御される上記ラッチ回路の出力信号はバイポーラ論理ゲートに更に入力され、バイポーラ論理ゲートに更に入力される制御信号のレベルに従って、上記ラッチ回路の出力信号が外部端子を介して直接外部の半導体集積回路装置へ出力させるようにする。

【0010】言い換えるならば、ラッチ回路に含まれかつ複数のバイポーラ・トランジスタで構成されたフリップフロップは、通常動作時のシステムデータのラッチばかりでなく、テストデータまたはテスト結果データのラッチのために利用される。一方、上記フリップフロップに対するテストデータの設定など診断時における上記フリップフロップを制御するための診断用補助回路は、PチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)およびNチャネルMOSFETを含むCMOS (相補型MOS) 回路で構成される。さらに、本発明では、CMOS回路の電源に、Vcc (0V)とVェエを使用する。そして、このうちVccはカレントスイッチ用とエミッタフォロワ用とで電源ラインを分けて供給し、CMOS回路にはエミッタフォロワ用Vccを使用する。

[0011]

【作用】上記した手段によれば、通常動作モードでシス テムデータが供給されかつ診断モードでテスト結果デー タが供給されるラッチ回路はバイポーラトランジスタ回 路で構成されるため、ラッチ回路は通常動作時に信号遅 延が少なくされる。診断用補助回路は、診断モード時に ラッチ回路に制御信号を供給するために用いられる。一 般的に、診断は半導体集積回路装置の出荷前に行ない、 製品出荷後は、通常動作で使用される。従って、製品出 荷後に診断用補助回路が用いられることはほとんどな い。そのため、診断のための回路は高速性よりもその実 装面積が小さいことが要求される。本発明において、診 断用補助回路はCMOS回路で構成される。そのため、 上記診断用補助回路は小面積であり、かつ消費電力が少 なくされる。さらに一般に、半導体集積回路装置の外部 へ出力される信号は、ECLレベルであるが、診断時に 診断用補助回路によって制御されるラッチ回路の出力信 号をバイポーラ論理ゲートを介して半導体集積回路外部 へ出力させるようにしたので、СМОSレベルの信号を ECLレベルの信号へ変換するためのレベル変換回路が 不要となり、回路設計が容易になる。

【0012】また、Vccはカレントスイッチ用とエミッタフォロワ用とで電源ラインを分けて供給し、CMO

10

5

S回路にはエミッタフォロワ用Vccを使用するようにしたので、CMOS回路で発生する電源ノイズは主にエミッタフォロワ用VccとVェエにのみ伝わるが、エミッタフォロワの出力電圧は、主にその前後のカレフワークタ電圧で決まり、エミッタフォロワの出策をで発生する電源ノイズがECL回路に伝わりにくくので発生する電源ノイズがECL回路に伝わりにくらなる。さらに、CMOS回路の電源は通常よりも低め要ないため、これによる速度の低下は診断回路には野ないため、これによる速度の低下は診断回路には降ないため、これによる速度の低下は診断回路には路には、ECL回路からCMOS回路がとんど影響ない。また、ECL回路からCMOS回路がとんど影響ない。また、ECL回路の高理振幅がCMOS回路の振幅の1/3~1/4と充分に小さいので、問題とならない。

【0013】また、CMOS回路では、ハイレベルがVcc(0V)とされることから、CMOS回路からの信号はハイレベルがVcc(0V)となり、ECL回路に対して通常のECLレベルの信号(-0.8~-1.8V)よりも優先した入力を行なうごとができ、システムデータによらず診断用のデータの入力を行なうために有効な機能となる。一方、ECL回路にVccレベルの信号を入力することでバイポーラ・トランジスタは多少のベース電流が増加し、PMOSFETのオン抵抗による電圧降下が増し、ベース電圧が下がるため弱い飽和のままで済む。MOSFETのオン抵抗が充分でなければ他の抵抗素子をMOSFETのドレインやソースに付加するようにしても良い。

[0014]

【実施例】以下、本発明の実施例を図面に基づいて説明する。図1には、本発明を適用した論理LSIの概略構成が示されている。同図において、一点鎖線で囲まれた論理LSIは、特に制限されないが、単結晶シリコン基板のような一個の半導体チップ上において集積、形成において、二重丸は、論理LSIの信号入出力用の外部端子および電源端子を示している。図1において、11,12,13はそれぞれ内部記憶能力を持たず所定の論理機能を有する組合せ論理回路である。これらの組合せ論理回路11,12および13のそれぞれは、特に制限されないが、図19に示されるようなECLゲート回路100が複数個組み合わされて構成される。

【0015】ECLゲート回路100は、そのベース端子に入力端子i1,i2が結合されたNPN型の入力バイポーラ・トランジスタQ100およびQ101,参照電圧VBBをベース端子に受けるNPN型参照用バイポーラ・トランジスタQ102,上記トランジスタQ100およびQ101の共通コレクタと0Vのような接地電位Vccとの間に接続されたコレクタ負荷抵抗R100,上記トランジスタQ102のコレクタと接地電位V

6

c c との間に接続されたコレクタ負荷抵抗R101, 上 記トランジスタQ100およびQ101の共通エミッタ に結合されたコレクタと定電圧Vcsを受けるベースと を有する定電流用トランジスタQ103,このトランジ スタQ103のエミッタとー4Vのような負の電源電圧 Veeとの間に接続されたエミッタ負荷抵抗R102, 上記トランジスタQ100およびQ101の共通コレク タと上記抵抗R100との共通接続ノードに結合された ベースと上記接地電位Vccに結合されたコレクタおよ び出力端子NORに結合されたエミッタとを有するNP N型エミッタフォロワ・トランジスタQ105,上記参 照用バイポーラ・トランジスタQ102のコレクタと上 記抵抗R101との共通接続ノードに結合されたベース と上記接地電位Vccに結合されたコレクタおよび出力 端子ORに結合されたエミッタとを有するNPN型エミ ッタフォロワ・トランジスタQ104および上記トラン ジスタQ104,Q105の各エミッタとー2.0Vの ような電源電圧Vェェとの間にそれぞれ接続されたエミ ッタ負荷抵抗R103,R104により構成されてい

【0016】上記ECLゲート回路100は、入力端子 i 1または i 2の電位が上記参照電圧V B B (-1.1 5 V) 以上のハイレベル (-0.85 V) とされると、 入力トランジスタQ100またはQ101がオン状態と され、上記トランジスタQ102がオフ状態とされる。 それによって、出力端子ORおよびNORのそれぞれの レベルは、ECLレベルのハイレベル(-0.85V) とロウレベル (-1.65V) にされる。一方、入力端 子i1またはi2の電位が上記参照電圧VBB(-1. 15V) 以下のロウレベル (-1.65V) とされる と、入力トランジスタQ100またはQ101がオン状 態とされ、上記トランジスタQ102がオフ状態とされ る。それによって、出力端子ORおよびNORのそれぞ れのレベルは、ECLレベルのロウレベル (-1.65 V) とハイレベル (-0.85V) にされる。なお、上 記ECLゲート回路100の出力端子ORおよびNOR は、後述のフリップフロップFF21,FF22,FF 31~FF33などのシステムデータ入力端子Dに結合 され、入力端子i1またはi2は後述のフリップフロッ プFF21, FF22, FF31~FF33などの出力 端子Qに結合される。

【0017】図1に戻って、FF11~FF42は、上記組合せ論理回路11と12との間,組合せ論理回路12と13との間および上記組合せ論理回路11の前段と組合せ論理回路13の後段にそれぞれ設けられたデータラッチ用のフリップフロップである。これらのフリップフロップFF11~FF42は、それぞれ診断用補助回路72が付加されており、上記組合せ論理回路の診断モード時に診断用データがラッチされるフリップフロップとされる。上記組合せ論理回路11は、フリップフロッ

プFF11~FF13にそれぞれ結合された入力端子とフリップフロップFF21およびFF22にそれぞれ結合された出力端子とを有する。同様に、上記組合せ論理回路12は、フリップフロップFF21およびFF22にそれぞれ結合された入力端子とフリップフロップFF31~FF33にそれぞれ結合された出力端子とを有し、上記組合せ論理回路13は、フリップフロップFF11~FF13にそれぞれ結合された入力端子とフリップフロップFF41およびFF42にそれぞれ結合された出力端子とを有する。

【0018】上記フリップフロップFF11~FF13は、入力回路を兼用したラッチ回路とされ、診断モートに外部端子31から供給される診断用入力クロッとで、人力端子31に同期して入力ピン(入力端子)41、42おいは43から入力された入力信号をラッチしたり、あるラッチしたりするために利用される。一方、通常動作モードに上記フリップアF11~FF13は、ルルにおよ力クロックCKiが供給されないこと(ハイレベルにおよ力クロックCKiが供給されないこと(ハイレベルにおよ力クロックとと)によって、上記入力端子41、42おるフリップFF11~FF13は、バウンダリ・スキャン・フリップフロップとされる。

【0019】上記フリップフロップFF21,FF22,FF31,FF32およびFF33は、それぞれ上記組合せ論理回路11および12の出力信号のラップフロップとされる。上記フリップフロップとされる。上記フリップフロップとされる。上記フリップフロップとされる。上記フリップフロップとされる。上記フリップフロップを当時に外部端子32から供給されるシステムカカーをラッチするために利用される。は組合せ論理回路12の診断であるいは組合せ論理回路12の出力でデップFF31~FF33は、通常動作モード時に外部端子33ないらに対策子のよび診断モード時に外部端子33ないらは組合せ論理回路12の出力データあるいは組合せ論理回路13の診断のためのテストデータをラッチするために利用される。

【0020】さらに、上記フリップフロップFF41とFF42は、出力回路を兼用したフリップフロップとさ 40れる。フリップフロップFF41とFF42は、診断モード時に外部端子34から供給される診断用出力クロックCKoによって、上記組合せ論理回路13の出力データをラッチするために利用される。一方、通常動作モード時に、上記フリップフロップFF41とFF42は、上記診断用出力クロックCKoが供給されない(ハイレベルに固定される)ことによって、上記組合せ論理回路13の出力データをそのまま通過させて出力ピン51と52に出力する。すなわち、上記フリップフロップFF41とFF42は、バウンダリ・スキャン・フリップフ 50

ρ

ロップとされる。一方、上記フリップフロップFF11~FF42にラッチされたテスト結果データは、診断モードにおいて、診断データ出力端子55から論理LSIの外部へ出力される。

【0021】図1において、10は診断制御回路を示している。この診断制御回路10は、診断モード時に、外部アドレス端子61~66から供給されるアドレス信号をデコードし、各フリップフロップFF11~FF42に対する選択信号SELを形成する。さらに、上記診断制御回路10は、入力端子67から供給されるスキャンクロックCKsに基づいて各フリップフロップに設けられた診断用補助回路72にセット信号Sまたはリセット信号Rを形成したり、あるいは入力端子69から供給された診断モード切換え信号TMを、上記各フリップフロップの診断用補助回路72に分配する。この診断制御回路10はCMOS回路により構成される。

【0022】特に制限されるものでないが、上記外部ア ドレス端子61~66に供給されるアドレス信号、テス トデータおよびスキャンクロックCKsはECLレベル の信号とされ、診断用補助回路72はその内部に設けら れたレベル変換回路によって、上記ECLレベルの信号 をCMOSレベルの信号に変換した後、上述の各論理動 作を実行し、CMOSレベルの選択信号SEL、セット 信号S、リセット信号Rおよび診断モード切換え信号T Mを診断用補助回路72に出力する。なお、図1におい ては、クロックCKi, CK1, CK2, CKoが入力 されるクロック端子31,32,33,34が記載され ているが、この実施例の論理LSIにはクロックCK i, CK1, CK2, CKoの信号レベルと逆相の信号 レベルのクロックが供給される端子が設けられ、差動の クロック信号として上記フリップフロップFF11~F F42に供給される。。

【0023】図1において、91,92,93で示され る外部端子は、電源電圧Vcc、VEE、Vrrの供給端 子であり、特に制限されるものでないが、電源電圧Vc c はグランドレベル(ОV)、VEEはー4. ОV、Vт тは-2.0 Vである。また、このうち、電源電圧 V с c は端子(パッド)から3本の電源ラインに分割され、 一つは電源電圧Vcc1として組合せ論理回路11,1 2, 13を構成する論理ゲート回路(図19)やフリッ プフロップFF11~FF42を構成するラッチ回路 (図3, 図4, 図5) のカレントスイッチ回路部に供給 される。3本の電源ラインの他の一つは電源電圧Vcc 2として、組合せ論理回路11,12,13を構成する 論理ゲート回路(図19)やフリップフロップFF11 ~FF33を構成するラッチ回路(図3,図4)のエミ ッタフォロワ回路部および診断用補助回路72 (図6) を構成するCMOS回路に供給される。

【0024】さらに、残りの電源ラインは電源電圧Vc

c3として、出力用フリップフロップFF41, FF4 2の出力トランジスタQ o のコレクタ電圧として供給さ れる。このように、カレントスイッチ回路部の電源電圧 と、CMOS回路の電源電圧とが分離されていることに より、信号の振幅が小さいため電源ノイズに弱いカレン トスイッチ回路部が、CMOS回路からの電源ノイズに よって誤動作されるのを防止できる。なお、エミッタフ ォロワ回路部は比較的電源ノイズに強いためCMOS回 路の電源電圧と共通にできる。エミッタフォロワの出力 電圧は、主にその前後のカレントスイッチのコレクタ電 圧で決まり、エミッタフォロワ用の電源電圧の変動の影 響は受けにくいためである。同様の理由により、ECL 回路のエミッタフォロワ回路部の電源電圧V T T とCM OS回路の電源電圧V r r も共通とされている。この実 施例では、電源電圧Vcc3を別個に設けているが、電 源電圧Vcc3とVcc2は共通にしてもよい。

【0025】図2には、上記フリップフロップFF11 ~FF42の論理機能の一実施例が示されている。同図 において、符号71は、通常動作時にシステムデータを ラッチするラッチ回路 (フリップフロップ) を示し、符 号72は前述の診断用補助回路、73は上記診断制御回 路10からの選択信号SELに基いて上記ラッチ回路7 1の反転出力端子/Qの出力信号をスキャンアウトデー タSoとして上記診断データ出力端子55へ出力させる ためのNORゲートを示す。このNORゲート73は、 ECL回路により構成される。上記ラッチ回路71は、 システムデータが供給されるべきデータ端子D、セット 信号が供給されるべきセット端子S、リセット信号が供 給されるべきリセット端子R、クロック信号が供給され るべきクロック入力端子C、システムデータに優先して ラッチデータをロウレベルに固定するための制御信号が 供給されるべきロウ入力固定端子LI、システムデータ に優先してラッチデータをハイレベルに固定するための 制御信号が供給されるべきハイ入力固定端子HI、非反 転出力端子Qおよび反転出力端子/Q(/QはQの反転 信号)を備えている。

【0026】上記診断用補助回路72は、上記診断制御回路10から供給される選択信号SELやセット信号S、リセット信号Rおよびモード切替信号TMを受ける端子およびラッチ部LTを備える。そして、上記診断用補助回路72は、選択信号SELによって当該ラッチのとは、選択信号SELによって当該ラッチのとが選択状態とされ、かつモード切替信号TMによって診断モード(TMがハイレベル)が指定されているときにセット信号Sまたはリセット信号Rがロウトさせる信号またはリセットでもであることに応答して、ラッチ回路71をセットにされることに応答して、ラッチ回路71をセットにされることに応答して、ラッチの路71をセットにされることに応答して、ラッチの路71をセットにされることに応答して、ラッチの路71をセットにされることに応答して、カーは上記セット信号を形成する。とりによって指示されたセット状態またはリセット状態を示すデータを保持する。

【0027】そして、このラッチ部LTに保持されたデ 50

10

ータは、NORゲートG1およびG2によって、ラッチ 回路71のデータをロウレベルに固定するための信号ま たはラッチ回路71のデータをハイレベルに固定するた めの信号として、ラッチ回路71のロウ入力固定端子L Iまたはハイ入力固定端子HIに供給される。上記ラッ チ回路71のセット端子Sには、上記診断用補助回路7 2に含まれるNORゲートG3の出力信号が供給され る。NORゲートG3は、選択信号SELやセット信号 Sおよびモード切替信号TMのすべてがロウレベルとさ れる期間のみ出力信号がハイレベルとなる。

【0028】この実施例では、上記ラッチ回路71は、図3~図5に示すように複数のバイポーラトランジスタからなるシリーズゲートにより構成され、上記診断用補助回路72は、図6に示すようにCMOS論理ゲートにより構成されている。図3~図5において、図3に示されている回路は前記入力用フリップフロップFF11およびFF12に適したラッチ回路であり、図4に示されている回路は前記フリップフロップFF21~FF33に適したラッチ回路、図5に示されている回路は前記出力用フリップフロップFF41、FF42に適したラッチ回路である。

【0029】図3~図5に示されている各ラッチ回路は ほぼ同一の構成である。図3に示されているラッチ回路 と図4に示されているラッチ回路の相違点は、入力用ラ ッチ回路(図3)の入力トランジスタQ1のベース端子 と入力端子41(42,43)との間に静電保護回路8 1が設けられている点である。一方、図4に示されてい るラッチ回路と図5に示されているラッチ回路の相違点 は、出力用ラッチ回路(図5)は3入力とされ、かつ出 力端子51 (52) に接続されたエミッタフォロワ・出 カトランジスタQoおよびこれのペース端子に接続され た差動形式のバッファアンプ82を備えている点であ る。図3~図5において、参照電圧V B B はー1. 1 5、定電圧Vcsは-2.8Vである。ハイ入力固定端 子HI、ロウ入力固定端子LI、セット端子Sおよびリ セット端子Rに供給される信号のハイレベルは0V、ロ ウレベルは-2.0Vである。クロック端子CKi,/ CKi, CK, /CK, CKO, /CKOのハイレベル はー1. 7 V、そのロウレベルはー2. 0である。

【0030】図3において、論理LSIの外部から入力端子41に供給される信号のハイレベルは、特に制限されるものでないが、-0.85V、そのロウレベルはー1.75Vであり、また出力端子Qおよび/Qから出力される信号のハイレベルは、-0.85V、そのロウレベルは-1.45Vである。図4において、システムデータ端子Dに入力される信号および出力端子Qおよび/Qから出力される信号のハイレベルは、特に制限されるものでないが、-0.85V、そのロウレベルは-1.45Vである。図5において、入力端子I1~I3に入力される信号のハイレベルは、-0.85V、そのロウ

レベルは-1. 45 V である。論理LSIの外部へ出力するための出力端子51 (52) に出力される信号のハイレベルは、特に制限されるものでないが、-0. 85 V、そのロウレベルは-1. 75 V である。

【0031】次に、図3~図5に示されているフリップ フロップFF11~FF42に適したラッチ回路71お いて注目すべき点は、一般的なシリーズゲートの構成に 加え、入力トランジスタQ1,Q2のコレクタとエミッ タフォロワトランジスタQ11の接続ノードに入力され るセット信号Sおよび入力トランジスタQ3のコレクタ とエミッタフォロワトランジスタQ10の接続ノードに 入力されるリセット信号Rが、レベル調整用ダイオード D1で押し上げられたトランジスタQ13, Q14を介 して入力されるように構成されている点である。すなわ ち、この実施例では、エミッタフォロワ・トランジスタ Q10, Q11の各ペース端子と定電流用トランジスタ Q12のコレクタ端子との間に、セット、リセット入力 用トランジスタQ13,Q14とレベル調整用のダイオ ードD1とが設けられている。トランジスタQ13とQ 14はエミッタを共通にして並列に接続され、ダイオー ドD1はVccからVェェに向けて順方向となるように トランジスタQ13, Q14の共通エミッタに接続され ている。

【0032】CMOS回路からなる図6の診断用補助回 路72から図3~図5のラッチ回路に供給されるセット 信号Sおよびリセット信号Rは、入力トランジスタQ1 の入力信号と異なり振幅がECLレベルの-0.8V~ -1.8 Vでなく、0 V~-2.0となる。しかも、入 カトランジスタQ1~Q3のエミッタ側にはカレントス イッチ・トランジスタQ7が接続されているため、ダイ オードD1がない場合に、トランジスタQ13. Q14 をオフさせるには入力トランジスタQ2,Q3をオフさ せるペース電圧(-2.0V)より低い電圧(例えば-2. 8 V) が必要とされるが、この実施例では、トラン ジスタQ13とQ14の共通エミッタにダイオードD1 が接続されているため、-2.0 Vのロウレベルの信号 であっても、トランジスタQ13,Q14を確実にオフ させることができる。これによって、図6のCMOS回 路からなる診断用補助回路72の電源電圧Vェェとして -2.0のような電圧としても次段のECL回路を確実 40 に動作させることができる。

【0033】次に、図4に示されている内部用フリップフロップFF21~FF33に適したラッチ回路71の動作を説明する。ラッチ回路71は、通常動作モードと診断モードを設定することが可能である。診断モードには、ハイ入力固定モード、ロウ入力固定モード、セットモード及びリセットモードが含まれる。通常動作モードは、ハイ入力固定端子HI、ロウ入力固定端子LI、セット端子S及びリセット端子Rにロウレベル(-2.0V)が入力されることによって設定される。従って、通50

12

常動作モードでは、ハイ入力固定端子HIおよびロウ入力固定端子LIに接続された入力用トランジスタQ2,Q3およびセット端子及びリセット端子に接続されたトランジスタQ13,Q14は常にオフ状態とされる。一方、参照用トランジスタQ4のベースには常に-1.15Vが与えられる。

【0034】そのため、通常動作モードでは、システムデータ入力端子Dに接続された入力トランジスタQ1のベースにハイレベル(一0.85V)が入力され、かつクロック端子CKにハイレベル(一1.7V)が入力され、カロック端子CKにハイレベル(一1.7V)が入力された場合、参照用トランジスタQ4がオフ、入力用トランジスタQ1がオン状態とされる。これによって、電源をEVccからコレクタ抵抗R1、入力用トランジスタQ11、スイッチトランジスタQ7、定電流電圧端子VEEに向かって所定の電流値の電流が流れ、出力トランジスタQ11のベースには、コレクタ抵抗R1とこれに流タれる電流の電流値とによって決定される電圧分だけVccなりも低いロウレベルが印加される。その結果、出力トランジスタQ11はオフ状態とされ、出力端子Q'はロウレベルとなる。

【0035】また、このときコレクタ抵抗R2には実質 的に電流は流れない。そのため、他方の出力トランジス タQ10のベース電位は、コレクタ抵抗R2による電圧 降下がないので、ハイレベルとなる。その結果、出力ト ランジスタQ10はオン状態とされ、Vcc 2 からVェ τに向かって電流が流れ、出力端子Qは出力トランジス タQ10のエミッタ電流とエミッタ抵抗R3の抵抗値と によって決まるようなハイレベルとなる。この状態にお いて、クロック端子CKがロウレベル (-2.0V) と され、クロック端子/CKにハイレベル (-1.7V) が入力されると、スイッチトランジスタQ7はオフ、Q 8はオン状態とされる。このとき、ラッチ用トランジス タQ5のペース電位は、Q6のペース電位よりも高いた め、Q5がオン、Q6がオフ状態とされる。その結果、 それまで入力トランジスタQ1によってコレクタ抵抗R 1に流されていた電流と同一の電流値の電流が引き続き トランジスタQ5に流されるようになる。従って、出力 端子Qはハイレベルに維持され、出力端子Q,はロウレ ベルに維持される。

【0036】また、通常動作モード時に、データ入力端子Dに接続された入力トランジスタQ1のペースにロウレベル (-1.75V)が入力されると、入力トランジスタQ1がオフ、参照用トランジスタQ4がオン状態とされる。これによって、コレクタ抵抗R2に所定の電流値の電流が流れ、出力トランジスタQ10のペースには、コレクタ抵抗R2と上記電流の電流値とによってでは、コレクタ抵抗R2と上記電流の電流値とによって決定される電圧降下によってロウレベルが印加される。その結果、出力トランジスタQ10はオフ状態とされ、出力端子Qはロウレベルとなる。また、このときコレクタ

抵抗R1には実質的に電流は流れない。そのため、他方の出力トランジスタQ11のベース電位は、コレクタ抵抗R1による電圧降下がないので、ハイレベルとなる。その結果、出力トランジスタQ10はオン状態とされ、Vcc2からVrrに向かって電流が流れ、出力端子Q'は出力トランジスタQ10のエミッタ電流とエミッタ抵抗R4の抵抗値とによって決まるようなハイレベルとなる。

【0037】この状態において、クロック端子CKがロウレベル(-2.0V)とされ、クロック端子/CKにハイレベル(-1.7V)が入力されると、スイッチトランジスタQ7はオフ、Q8はオン状態とされる。このとき、ラッチ用トランジスタQ6のベース電位は、Q5のベース電位よりも高いため、Q6がオン、Q5がオフ状態とされる。その結果、それまで入力トランジスタQ4によってコレクタ抵抗R2に流されていた電流とうになる。従って、クロック端子CKにロウレベルが入力された後も、出力端子Qはロウレベルに維持される。

【0038】上述したように、通常動作モードでは、システムデータ入力端子Dにハイレベルの信号が入力ことに 場合、クロック端子CKにハイレベルの信号が出力されることに よって、出力端子Qからはハイレベルの信号が出力される。次いで、クロック端子CKのレベルがロウレベルに 変化しても、出力端子Qおよび出力端子Q,のレベルウレベルの信号が出力される。次いで、カロック端子CKにレイレベルの信号が出力される。次いで、クロック端子CKのレベルの信号が出力される。次いで、クロック端子CKのレベルがロウレベルに変化しても、出力端子Qおよび出力端子Q,のレベルは維持される。

【0039】次に、診断モードにおけるラッチ回路71 の動作を説明する。診断モードには、ハイ入力固定モー ドと、ロウ入力固定モードがある。ハイ入力固定モード は、ハイ入力固定端子HIにハイレベル(OV)、ロウ 入力固定端子LI、セット端子及びリセット端子にロウ レベル (-2.0V) が入力されることによって設定さ れる。この状態において、クロック端子CKにハイレベ ル (-1.7V) が入力されると、システムデータ端子 Dに入力される信号のレベルにかかわらずハイ入力固定 用トランジスタQ2がオン状態とされる。そのため、電 源電圧Vccからコレクタ抵抗R1,ハイ入力固定用ト ランジスタQ2,スイッチトランジスタQ7,定電流源 トランジスタQ12,エミッタ抵抗R5を通って電源電 圧端子VEEに向かって電流が流れる。これによって、コ レクタ抵抗 R1に所定の電流値の電流が流れ、出力トラ ンジスタQ11はオフ状態とされ、出力端子Q'はロウ 14

レベルとなる。また、このときコレクタ抵抗 R 2 には実質的に電流は流れないため、他方の出力トランジスタ Q 1 0 はオン状態とされ、出力端子 Q はハイレベルとなる

【0040】この状態において、クロック端子CKがロウレベル(-2.0V)とされ、クロック端子/CKにハイレベル(-1.7V)が入力されると、それまでハイ入力固定用トランジスタQ2によってコレクタ抵抗R1に流されていた電流と同一の電流値の電流が引き続きラッチ用トランジスタQ5に流されるようになる。従って、クロック端子CKにロウレベルが入力された後も、出力端子Qはロウレベルに維持され、出力端子Q'はハイレベルに維持される。この状態において、再びクロック端子CKがハイレベル(-1.7V)とされても、出力端子Qはハイレベルに維持され、出力端子Q'はロウレベルに維持され、出力端子Q'はロウレベルに維持される。

【0041】つまり、ハイ入力固定モードが設定された場合、その設定期間中、システムデータ端子Dあるいはクロック端子CK、/CKのレベルがどのように変化しようとも、出力端子Qはハイレベルを出力し、出力端子Qがはロウレベルを出力し続ける。診断用補助回路72からハイ入力固定端子HIおよびロウ入が高のに対してシステムデータに対してシステムデータに付えばでいていている信号はECLレベル(例えばでの・8V~ー1・3V)であるため、ハイ入力固定端子HIに、CMのSレベルでハイ状態の信号が入力されるとシステムデータ信号のハイ/ロウにかかわらず、トランジスタQ1がオフ、Q2がオンしてシステムデータに優先してハイ入力固定端子HIの信号がラッチ回路71に取り込まれるようになるからである。

【0042】一方、ロウ入力固定モードは、ロウ入力固 定端子LIにハイレベル(0V)、ハイ入力固定端子H I、セット端子S及びリセット端子Rにロウレベル(ー 2.0 V) が入力されることによって設定される。ロウ 入力固定モードにおけるラッチ回路71の動作は、上記 ハイ入力固定モードの動作と類似であるので、詳細な動 作説明は省略する。ロウ入力固定モードが設定された場 合、その期間中、システムデータ端子Dあるいはクロッ ク端子CK、/CKのレベルがどのように変化しようと も、出力端子Qはロウレベルを出力し、出力端子Q'は ハイレベルを出力し続ける。診断用補助回路72からロ ウ入力固定端子LIに入力される信号はCMOSレベル (例えば0 V~-2.0 V) であるのに対してシステム データ端子Dに入力される信号はECLレベル(例えば -0.8V~-1.3V)であるため、ロウ入力固定端 子LIに、CMOSレベルでハイ状態の信号が入力され るとシステムデータ信号のハイ/ロウにかかわらず、ト ランジスタQ1がオフ、Q3がオンしてシステムデータ に優先してロウ入力固定端子LIの信号がラッチ回路7

1に取り込まれるようになるからである。

【0043】次に、セットモードについて説明する。セ ットモードは、セット端子Sにハイレベル (0 V) 、ハ イ入力固定端子HI、ロウ入力固定端子LI及びリセッ ト端子Rにロウレベル (-2.0V) が入力されること によって設定される。セットモードにおいては、セット 用トランジスタQ13がオン状態とされることより、ス イッチトランジスタQ7、Q8さらには入力トランジス タQ1,ハイ入力固定用トランジスタQ2,ロウ入力固 定用トランジスタQ3,参照用トランジスタQ4および ラッチ用トランジスタQ5、Q6に電流が流れないよう にされる。また、リセット用トランジスタQ14はロウ レベルのリセット信号Rによってオフ状態とされる。こ れによって、ラッチ回路71には、電源電圧Vccから コレクタ抵抗 R 1, セット用トランジスタQ13, ダイ オードD1, 定電流源トランジスタQ12, エミッタ抵 抗R5を通って電源電圧端子VEEに向かって所定の電流 値の電流が流れる。その結果、出力端子Qにはハイレベ ルが出力され、出力端子Q'にはロウレベルが出力され

【0044】従って、このセットモードは、システムア - タ端子Dに入力される信号のレベルにかかわらず出力 端子Qにハイレベル、出力端子Q'にロウレベルが出力 される点でハイ入力固定モードと類似している。両モー ドの相違は、ハイ入力固定モードではシステムデータ端 子Dに入力される信号のレベルにかかわらずハイ入力固 定用端子HIへのハイレベル入力を優先させ、かつこれ をクロックCKで取り込んでクロック/CKをハイレベ ルに変化させることで出力端子Qのハイレベルをその後 も維持させることができる。これに対し、セットモード では、セット信号Sをハイレベルにしている間出力端子 Qをハイレベルさせ、セット信号Sをロウレベルに変化 させる際にクロック/CKをハイレベルにしておけば出 力端子Qのハイレベルをその後も維持させることができ るとともに、セット信号Sをロウレベルに変化させる際 にクロックCKをハイレベルにしておけばシステムデー タ端子Dに入力される信号のレベルに応じたレベルを出 力端子Qに出力させることができる。

【0045】診断時においては、上記2つのモードの相違を考慮に入れて、セットモードまたはハイ入力固定モ 40ードのいずれを使用するかが選択される。例えば、クロックCKがロウレベルの時に出力端子Qのレベルをハイレベルに設定してそれを後段の論理回路に入力させて診断を行なうとともに、次にクロックCKがハイレベルに変化した時に前段の論理回路の診断結果データをシステムデータ端子Dより取り込んでラッチしたいような場合には、セットモードを選択すればよい。また、システムデータ端子Dに入力される信号のレベルの変化に影響されずに、クロックCKのロウレベルからハイレベルへの変化と同時に出力端子Q(またはQ')に接続された後 50

16

段の論理回路に、診断のためにハイレベル (またはロウレベル) の信号を供給したいような場合にはハイ入力固定モードが選択される。

【0046】次に、リセットモードについて説明する。リセットモードは、リセット端子Rにハイレベル (0V)、ハイ入力固定端子HI、ロウ入力固定端子LI及びセット端子Sにロウレベル (-2.0V)が入力されることによって設定される。リセットモード設定時におけるラッチ回路71の動作は、上記セットモード設定時における動作とほぼ同様であるので、詳細な説明は省略する。また、リセットモードとロウ入力固定モードとの使い分けに関する上述の説明を参照すれば容易に理解され得ると考えられるので、その説明は省略する。以上、図4に示されているラッチ回路71の構成おび動作並びにラッチ回路71に設定可能な各種モードについて説明した。

【0047】図3に示されている入力用フリップフロップFF11~FF13に適したラッチ回路71の構成および動作は、図4に示されているラッチ回路71の構成および動作とほぼ同じであるので、詳細な説明は省略する。両者の異なる点のみ説明すれば、図3の回路ではスイッチトランジスタQ7のペースが、図4のクロック端子CKと異なるクロック端子CKiに接続されていること、スイッチトランジスタQ8のペースが図4のクロック端子/CKと異なるクロック端子/CKiに接続されていること、および図3の回路では入力用トランジスタQ1のペースに静電保護回路81が接続され、入力信号が静電保護回路81を介して入力されるように構成されていることである。

【0048】図5に示されている出力用フリップフロッ プFF41,FF42に適したラッチ回路71の構成お よび動作は、図4に示されているラッチ回路71の構成 および動作とほぼ同じであるので、詳細な説明は省略す る。両者の異なる点のみ説明すれば、図5の回路ではス イッチトランジスタQ7のペースが、図4のクロック端 子CKと異なるクロック端子CKoに接続されているこ と、スイッチトランジスタQ8のベースが図4のクロッ ク端子/CKと異なるクロック端子/CKoに接続され ていること、および図5の回路では図4の入力用トラン ジスタQ1の代わりに互いに並列接続されそれぞれ異な る入力端子 I 1 , I 2 , I 3 にそのベースが接続されて いる3つの入力用トランジスタQ1a, Q1b, Q1c が設けられていること、図4の回路におけるエミッタフ オロワ(トランジスタQ11およびエミッタ抵抗R4) の代わりに、差動トランジスタ対Q17,Q18と定電 流源トランジスタQ15とそのエミッタ抵抗R8とから なるバッファアンプ82とそれによって駆動されるエミ ッタフォロワ型出力トランジスタQ0が設けられている ことである。

【0049】上記エミッタフォロワ型出力トランジスタ Q 0 は、負荷駆動能力が大きくなるよう、比較的的 直接子サイズで形成され、かつそのエミッタ端子が直でて形成され、かつそのエミッタ端子が直でした。 これでいる。これに接続されている。これには、上記エミッタフォロワ型出力トランジスタ Q 0 はは、部配とが可能となる。なお、上記出力端子51(52)には、部間となる。なお、上記出力端子51(52)には、一下時に入力端子I1~I3に入力される信号のOR論理をとった信号が出力され、内部出力端子51(52)には、通常動作モード時に入力端子I1~I3に入力される信号のNOR論理をとった信号が出力される。)される信号のNOR論理をとった信号が出力される。)される信号のNOR論理をとった信号が出力される。シジスタ Q 11に対応し、エミッタ抵抗 R 9 は 図 4 のエミッタ抵抗 R 4 に対応する。

【0050】なお、上述した説明においては、図3のクロック端子CKiおよび/CKiに逆相の信号がそれぞれ供給されるとしたが、これに限定されるものでなく、クロック端子CKiのハイレベルを-1.7V、ロウレベルを-2.3Vとしてクロックの振幅を大きくし、かつクロック端子/CKiに与えられる信号が、クロック端子/CKiに供給される信号のハイレベルとロウレベルの中間の-2.0Vのような定電圧としてもよい。また、同様に、図5の回路におけるクロック端子CKoに逆相の信号を供給する代わりに、振幅の大きなクロックとその中間の定電圧としてもよい。

【0051】このように、論理LSIの外部からの信号が供給される入力端子41,42または43と論理回路11との間に設けられた入力部のラッチ回路内のスイッチトランジスタQ8のベース電圧および論理LSIの外部へ信号が供給するための出力端子51または52と論理回路13との間に設けられた出力部のラッチ回路内のスイッチトランジスタQ8のベース電圧は、定電圧とされてもよい。何故ならば、上記入力部および出力部よいのラッチ回路は、診断モード時にのみ用いられるため、それらのラッチ回路の使用頻度が低いからであり、クロック端子数の削減と消費電力の低減を図るためである。

【0052】論理回路と論理回路との間(例えば11と 12との間)に設けられた内部のラッチ回路内のスイッチトランジスタQ7およびQ8のベースには、互いに逆 40 相のクロック信号が供給されるのが望ましい。何故ならば、内部のラッチ回路は、通常動作モード設定時および診断モード設定時のいずれのモードでも使用されるため、使用頻度が高くかつ通常動作時のシステムデータを正確にラッチするためである。システムデータをラッチするタイミングの制御は、テストデータをラッチするタイミングの制御よりも正確に行なわれることが要求される。内部のラッチ回路がシステムデータを正確にラッチするためには、クロック信号のスキューが少ないことが必要であり、そのためにはクロック信号を差動形態で供 50

18

給するのがよいからである。

【0053】また、図3~図5のラッチ回路においては、ハイ入力固定端子HI、ロウ入力固定端子LI、セット端子Sおよびリセット端子Rに入力される信号はCMOSレベル(例えば0V~-2.0V)され、システムデータ端子Dに入力される信号はCMOSレベルが、システムでの例えば一0.85V~イルが、システムデータ端子Dのハイレベル及番目のハインが、システムデータ端子Dのハイレベルが、システムデータ端子Dのハイレベルが参照電圧VBBよりも低く設定されるため、ステムデータ端子Dに入力される信号のレベルに範囲ウンボスクQ4に優先してハイ入力固定用トランジスタQ4に優先してハイ入力固定用トランジスタQ3についても同様である。

【0054】図6は、図2に示されている診断用補助回 路72およびNORゲート73の具体的回路を示す。動 図に示されているように、診断用補助回路 7 2 は、複数 のСМОS回路で構成される。なお、矢印の付加されて いるMOSFETはPチャネルMOSFETであり、矢 印の付加されていないNチャネルMOSFETと区別さ れる。スキャンアウトデータSoを出力するNORゲー ト73は、ECLゲートで構成されている。NORゲー ト73は、前段のフリップフロップが選択状態とされた とき、すなわち前段のフリップフロップの診断用補助回 路72にロウレベルの選択信号/SELが供給されたと きに、前段のフリップフロップの出力信号/Qに従った スキャンアウトデータSoを出力する。このようにスキ ャンアウトデータSoの出力回路にECLゲートとされ ることによりレベル変換回路が不要になる。診断用補助 回路72を構成するCMOS回路は、電源電圧Vcc2 (O Vのようなグランド電位) および負の電源電圧V T T (-2.5V) との間に接続され、NORゲート73 は電源電圧Vcclおよび負の電源電圧VEE(-4.0 V) 、V T T (-2.5V) との間に接続され、定電圧 Vcsおよび参照電圧VвBが供給される。

【0055】図6に示されている診断補助回路72は同図のものに限定されない。例えば、図6の論理ゲートG1,G2,G3,G4は、図16、図17または図18のような回路とすることができる。このうち、図16の回路は、図6の論理ゲートの3個の並列NチャネルMOSFETを定電流源C1に置き換えるとともに、負の電源電圧としてVTT(-2.0V)の代わりにVEE(-4.0V)を使用したものである。これにより、図6の論理ゲートに比べてより低いロウレベル(VEE)を発生することができ、図3~図5に示されているECLのの論理ゲートに比べてより低いロウレベル(VEE)を発生することができ、図3~図5に示されているECLの論であることができるようになる。

【0056】また、出力の立下り時間を一般に特性バラ ツキの大きなMOSFETではなく、定電流源によって 決めることができるようになるので、出力立下り時のノ イズも抑えやすくなる。しかも、この論理ゲート部の直 前までのCMOS回路の電源電圧にはVェェを使用でき るため、診断補助回路全体としての電源ノイズはそれほ ど増加しない。また、図6の論理ゲートG1, G2, G 3, G4の出力は、診断時にラッチ回路71を所定のモ ードに設定させたい場合に一時的にハイレベルにされる のみで大部分の時間はロウレベルにされるため、Nチャ ネルMOSFETを定電流源C1に置き換えたことによ る消費電力の増加はほとんどない。なお、定電流源 C1 はECL回路の定電流源(図3~図5参照)と同様に、 ペースに定電圧が印加されたバイポーラ・トランジスタ とエミッタ抵抗とで構成することができる。バイポーラ ・トランジスタの代わりに型MOSFETとしてもよ い。また、定電流源のトランジスタのエミッタまたはソ ースに接続される抵抗は省略することも可能である。

【0057】図17の回路は、負の電源電圧としてV_T тの代わりにVEEを使用するとともに、出力端子と電源 電圧VccおよびVEEとの間にクランプ用のN-MOS FETQc1とP-MOSFETQc2を設けたもので ある。MOSFETQclのゲート端子に-2.0Vの ような定電圧VGG1を、またP-MOSFETQc2の ゲート端子にー1.0Vのような定電圧VGG2を印加さ せることにより出力信号のレベルを、次段のECL回路 のパイポーラ・トランジスタQ2,Q3,Q13,Q1 4の飽和や耐圧を考慮した最適なレベルにして与えるこ とができるようになる。図17のクランプ用MOSFE TQc1とQc2のうちVcc側のQc1のみ設け、Q c 2 は省略すれば次段の回路のパイポーラ・トランジス タの飽和を抑えやすくしかも図16の回路と同様の理由 により消費電力の増加はほとんどない。そらに、VEE側 のクランプ用MOSFETQc2のゲート制御電圧VGG 2の設定の仕方によっては、図3~図5に示されている ECL回路からなるラッチ回路71内にレベル調整用の ダイオードD1を設けることなく、CMOS回路の出力 信号を入力させることができる。

【0058】図18の回路は、負の電源電圧としてVTTの代わりにVEEを使用するとともに、電源電圧VccおよびVEE側にそれぞれダイオードD11, D12を設けて、CMOS回路の電源電圧を調整して与えることで、診断補助回路72の出力信号を、次段のECL回路からなるラッチ回路71内のバイポーラ・トランジスタQ2, Q3, Q13, Q14の飽和や耐圧を考慮した最適なレベルにして与えることができるようにしたものである。さらに、図18の回路においては、同図のように、ダイオードD11のカソード端子とダイオードD12のアノード端子との間に、1MΩのような高抵抗Raを接続して常時電流を流してやることでダイオードD1

20

1, D12の動作(電圧降下)を安定させるようにしている。上記高抵抗Raは、論理ゲートG1~G4で共用することができる。なお、高抵抗Raは、MOSFETまたはポリシリコン等によって構成される。また、適切なレベルに設定するために、ダイオードD1, D2を複数個接続するようにしても良い。

【0059】次に、上記実施例のフリップフロップ (図 2)を適用した論理LSIにおける具体的な診断方式の 一例を図7を用いて説明する。図7は、本発明における 診断方式の理解を容易にするため、多数あるフリップフ ロップのうち3個を取り出して模式的に示したものであ る。ここでは、フリップフロップFF1とFF2の出力 が、ECLゲートで構成されたORゲートG10を介し て、フリップフロップFF3のシステムデータ端子Dに 入力されるように構成されている。フリップフロップF F1とFF2のクロック端子Cには、システムクロック CK1が共通に供給され、フリップフロップFF3のク ロック端子CにはシステムクロックCK2が供給され る。上記各フリップフロップの構成は図2、図4、図6 に示されているものと同一であり、論理LSIの外部か ら、あるいは論理LSIの外部へ信号を入力または出力 するために設けられる静電保護回路81や出力トランジ スタQoは付加されていない。しかしながら、フリップ フロップFF1~FF3は、これに限定されるものでな く、上記静電保護回路81や出力トランジスタQoを含 む入出力部の負と同一回路形式とされてもよい。

【0060】診断制御回路10は、外部から供給されるアドレス信号A0,A1をデコードして上記フリップアF1~FF3の選択信号SEL1,SEL2,SEL3を形成する3個のNANDゲートからなるプローダDECと、テストデータTDとスキャンクロックCKsとから各フリッププロップ対するセット信号/Rを形成する2個のNANDゲートG11,G12と、モード切替信号TMを各フリップトの日本をアウンに分配するバッファBFFとから構成されている。また、各フリップフロップFF1~FF3のスキャデータSoは、ORゲートG13を介して診断でトデータSoは、ORゲートG13を介して影断でトテリカビン55より外部へ出力される。上記ORゲートG10およびG13は、フリップアFF1~FF3の最終段がエミッタフォロワで構成されているような場合、ワイヤードオアとすることが可能である。

【0061】一例として、フリップフロップFF2の出力信号の立上り時間すなわち予定した遅延時間内にFF2の出力信号が立ち上がるか否かを診断する方法について説明する。この診断においては、まず論理LSIの外部から論理レベル「0」とされるモード切替信号TM(通常動作モード)を与える。次に、フリップフロップFF1を選択するアドレス信号A0,A1を、診断制御回路10内のデコーダDECに入力するとともに、テストデータTDを「0」とし、スキャンクロックCKs

(パルス)を与える。すると、診断制御回路10内のNANDゲートG12の出力がハイレベルに変化してフリップフロップFF1内のラッチ回路71がリセットされ、「0」が保持される。次に、同様の動作をフリップフロップFF2とFF3についても行ない、フリップフロップFF2とFF3内のラッチ回路71をリセットさせ、「0」を保持させる。

【0062】それから、モード切替信号TMを「1」(診断モード)にして、フリップフロップFF1を選択するアドレス信号A0, A1を入力するとともに、テストデータTDを「0」とし、スキャンクロックCKs(パルス)を与える。すると、診断用補助回路72へが「0」とされるため、フリップフロップFF1の診断用補助回路72内のラッチ回路LTには「0」がラッチされる。次に、モード切替信号TMを「1」(診断モード)にして、フリップフロップFF2を選択するアドレス信号A0, A1を入力するとともに、テストデータTDを「1」とし、スキャンクロックCKs(パルス)を与え、フリップロップFF2の診断用補助回路72内のラッチ回路LTに「1」をラッチさせる。

【0063】その後、モード切替信号TMを「1」(診断モード)にして、システムクロックCK1(パルス)を与える。この時、フリップフロップFF1とFF2のNORゲートG1およびG2には、選択信号/SELの反転信号「0」およびモード切替信号TMの反転信号「0」がそれぞれ入力されるため、NORゲートG1およびG2のいずれかの出力が「1」レベルとされる。すなわち、フリップフロップFF1ではラッチLTに「0」がラッチされているため、システムデータに優先してロウ入力固定端子LIの状態がラッチ回路71に取り込まれる。また、フリップフロップFF2ではラッチLTに「1」がラッチされているため、システムデータに優先してハイ入力固定端子HIの状態がラッチ回路71に取り込まれる。

【0064】これによって、図8に示すようにフリップフロップFF2の出力Qはハイレベルに変化する(タイミングt1)。また、図示しないが、フリップフロップFF1の出力はロウレベルに変化する(システムクロックCK1が入力される直前のフリップフロップFF1の出力がハイレベルであった場合)。すると、所定の遅延時間後にORゲートG10の出力は、その一方の入力がハイレベルに変化したことにより、ハイレベルに変化する(タイミングt2)。ここで、システムクロックCK1が与えられてから所定時間経過後、システムクロックCK1が与えられてから所定時間経過後、システムクロックCK2(パルス)を与える。すると、フリップFF2の出力Q(ハイレベル)を取り込んで、FF3の出力Qがハイレベルに変化する(タイミングt3)。このとき、フリップフロップFF2からFF3への信号伝達系に故50

22

障(所定以上の遅延)があると、フリップフロップFF 3にデータ「1」が取り込まれないことになる。

【0065】一方、フリップフロップFF3の状態は、アドレス信号A0, A1によってFF3を選択することにより、NORゲート73を介して診断データ出力させることができるため、出力ピン55を出力させることができるため、出力ピン55を監視することにより故障があったこと、すなわちフリップFF2の出力信号が予定した遅延時間内に信みが立ち上がらないことを判定することができる。シスクロックCK2が与えられたとき、スキャンクリックCK3は与えられない。もしこれらが与えられた場合、ORゲートG10の出力信号すなわちシステムデータに優先してテストデータTDがフリップフロップFF3内のラッチ回路71に取り込まれてしまうからである。

【0066】図7において診断と対象となるのは、フリップフロップFF1, FF2およびFF3との間にあるORゲートG10の論理機能である。この診断においては、まずモード切替信号TMが「0」(通常動作モード)にされる。そして、フリップフロップFF1を扱力を力をでした。その表別のでは、テストデータTDが「0」とされ、スキャンクロップFF1の診断用補助回路72内のNORゲーチリンで、アイロップFF1の診断用補助回路72内のNのアップトG4の出力がハイレベルに変化し、FF1内のラップトロンプFF3について同様の動作がも行なわれ、F73内のラッチ回路71に「0」が保持される。

【0067】一方、フリップフロップFF2のデータは以下のようにして設定される。まず、テストデータTDが「1」とされ、モード切替信号TMが「0」とされた状態で、フリップフロップFF2を選択するためのアドレス信号A0, A1が入力され、スキャンクロックCKs(パルス)が与えられる。その結果、フリップフロップFF2の診断用補助回路72内のNORゲートG3の出力がハイレベルに変化し、FF2内のラッチ回路71がセット状態にされる。すなわち、フリップフロップFF2内のラッチ回路71は「1」を保持する。

【0068】次に、モード切替信号TMが「0」(通常動作モード)にされたままの状態で、フリップフロップ FF3にシステムクロックCK2 (バルス) が与えられる。その結果、フリップフロップFF2の保持データがフリップフロップFF3の保持データは、アドレス信号A0, A1によってFF3を選択することにより、NORゲート73を介して診断データ出力端子55へ出力させることができる。従って、出力端子55を監視することによりフリップフロップFF3から読み出されたデータが「0」であればORゲートG10(もしく

はフリップフロップFF2またはFF3)の論理機能に 故障があることを判定することができる。上述のよう に、論理機能を診断する場合には、ハイ入力固定端子H Iおよびロウ入力固定端子LIに信号を供給するための 論理回路(LT, G1, G2)等は用いられない。

【0069】次に、モード切替信号TMが「0」(通常 動作モード)にされたままの状態で、フリップフロップ FF3にシステムクロックCK2 (パルス) が与えられ る。その結果、フリップフロップFF2の保持データが フリップフロップFF3のラッチ回路71に取り込まれ る。このフリップフロップFF3の保持データは、アド レス信号A0、A1によってFF3を選択することによ り、NORゲート73を介して診断データ出力端子55 へ出力させることができる。従って、出力端子55を監 視することによりフリップフロップFF3から読み出さ れたデータが「0」であれば0 RゲートG 1 0 (もしく はフリップフロップFF2またはFF3)の論理機能に 故障があることを判定することができる。上述のよう に、論理機能を診断する場合には、ハイ入力固定端子H I およびロウ入力固定端子L I に信号を供給するための 論理回路(LT,G1,G2)等は用いられない。

【0070】上記方法を応用することにより、図1の論 理LSIにおいて、フリップフロップFF11~FF1 3にテストデータをラッチさせ、端子32にシステムク ロックCK1を供給し、フリップフロップFF21また はFF22にデータを取り込ませることにより、組合せ 論理回路11の論理機能を診断することが可能である。 また、フリップフロップFF21, FF22にテストデ ータをラッチさせ、端子33にシステムクロックCK2 を供給し、フリップフロップFF31またはFF32あ るいはFF33にデータを取り込ませることにより、組 合せ論理回路12の論理機能を診断することが可能であ る。さらに、フリップフロップFF31~FF33にテ ストデータをラッチさせ、端子34に診断用出力クロッ クシステムクロックCKoを供給し、フリップフロップ FF41またはFF42にデータを取り込ませることに より、組合せ論理回路13の論理機能を診断することが 可能である。

【0071】次に、本発明に係る診断方式をゲートアレイに適用する場合の好適な一実施例を説明する。図9は 40 ゲートアレイのチップ全体のレイアウトの一例を示す。同図において、100はシリコンのような半導体チップ (半導体基板)、110は半導体チップ100の周縁に設けられた入出力部である。この入出力部110には複数の入出力回路セル111が半導体チップ100の周縁に沿って配置されている。各入出力回路セル111は、それぞれ入力回路を構成するための素子を有する領域と、出力回路を構成するための素子を有する領域と、出力回路を構成するための素子を有する領域と、入出力端子としてのボンディングバッドとを備えている。各入出力回路セル111は、マスタスライス法による配 50

24

線形成により、入力回路または出力回路として選択的に 形成可能にされている。

【0072】また、図9において、200は内部ロジッ ク部で、この内部ロジック部200には、1つの半導体 基板上に形成された複数の基本セル210がマトリック ス状に配置されている。内部ロジック部200の周縁の 一部には、前記実施例において説明した診断制御回路1 0の形成領域が配置されている。上記基本セル210の それぞれは、図10に示すように、中央に前述した診断 用補助回路72を構成可能なP-MOSFETとN-M OSFETとが形成されているCMOS領域 (MOSF ET形成領域) 211と、内部ECLゲート回路, ラッ チ回路71またはNORゲート73などのECL回路を 構成可能なバイポーラトランジスタ素子と抵抗素子が形 成されているバイポーラ領域 (バイポーラ・トランジス 夕形成領域)212A,212Bとを含む。各基本セル は、全体として矩形状をなす。図10に示されるよう に、CMOS領域211は、バイポーラ領域212Aと 212Bとに挾まれるように基本セル内に配置されてい

【0073】上記バイポーラ領域212Aおよび212 Bの内部のバイポーラ・トランジスタ素子および抵抗素 子は、図10のCMOS領域211上に記入された一点 鎖線X-X'に対して互いに線対称(もしくは鏡面対 称)となるように、レイアウトがなされている。すなわ ち、バイポーラ領域212Aの四隅が符号A, B, C, Dとされた場合、それらに対応するバイポーラ領域21 2Bの四隅は、図10に示されているごとく、A', B', C', D'とで示される位置に来るように各素子 が配置される。さらに、図10において、点線で示され ているように、基本セル210の上下に配置される基本 セル210'と210"は、基本セル210のバイポー ラ領域212Aと基本セル210′のバイポーラ領域2 12B'が線対称となり、基本セル210のパイポーラ 領域212Bと基本セル210.のバイポーラ領域21 2A"が線対称となるように配置される。

【0074】なお、上記バイポーラ領域212Aおよび212Bの具体的な素子レイアウトは、後述の図14に示されるので、ここでは説明されないが、上述のようにバイポーラ領域212Aおよび212Bが線対称とされることにより、電源配線(Vccライン、VEEライン等)のレイアウト設計が容易となる。上記基本セル210は、マスタスライス法による配線形成により、図1に示されているフリップフロップFF11~FF42もしくは組合せ論理回路11~13を構成するECL論理ゲートのいずれをも構成することが可能とされている。のえば、図10の基本セル210を使ってフリップフロップFF11~FF42を構成する場合には、図11に示すように、CMOS領域211に形成されているMOSFET素子を用いて診断用補助回路72が構成され、バ

イポーラ領域212Aまたは212Bに形成されている バイポーラトランジスタ素子と抵抗素子を用いて、ラッ チ回路71とNORゲート73が構成される。

【0075】一方、図10の基本セル210を使って組 合せ論理回路11~13を構成する場合には、図12に 示すように、CMOS領域211は未使用領域とされ、 パイポーラ領域212Aおよび212Bに形成されてい るバイポーラトランジスタ素子と抵抗素子を用いて、N ORゲートやORゲート等のECL論理ゲートが構成さ れる。上記のように、バイポーラトランジスタ素子およ び抵抗素子を含む領域と、MOSFET素子を含む領域 とを1つの基本セルと定義し、複数の基本セルを半導体 基チップ上に規則的に配置することにより、回路のレイ アウト設計および自動配線設計が容易になる。すなわ ち、バイポーラトランジスタ素子および抵抗素子を使っ てシステムを構成する高速な論理回路(フリップフロッ プや論理ゲート)を形成し、MOSFET素子を使って 任意の部位(バイポーラ領域にフリップフロップが形成 されている基本セル内のCMOS領域)に診断用補助回 路を形成することができる。従って、診断用補助回路の チップ上でのレイアウト位置が自由に選択できるので、 半導体集積回路のレイアウト設計や自動配線が簡単に行

【0076】図13および図14には上記基本セル21 0を構成するCMOS領域211のMOSFET素子お よび配線のレイアウトの一実施例が示されている。ま た、図15には上記基本セル210を構成するバイポー ラ領域212A(212B)のバイポーラトランジスタ 素子,抵抗素子および配線のレイアウトの一実施例が示 されている。なお、図15には、バイポーラ領域212 A,212Bに形成されているバイポーラトランジスタ 素子と抵抗素子を用いて図4のラッチ回路71を構成し た場合の配線レイアウトの一例が示されている。図13 および図14において、221はPチャネルMOSFE Tの形成領域、222はNチャネルMOSFETの形成 領域、223は多結晶シリコンで形成されたゲート電 極、224はアルミニウム等よりなる一層目の金属配 線、225はアルミニウム等よりなる二層目の金属配線 である。また、符号/SEL,R', TMおよびS' は、図6に示されている同一符号の信号の入力端子をそ 40 れぞれ示し、符号R,HI,LIおよびSは、図6に示 されている同一符号の信号の出力端子をそれぞれ示す。 また、図13および図14において、VccおよびVτ τはそれぞれ電源配線を示す。

【0077】図14には、基本セル210を構成するCMOS領域211に、セット信号S'、リセット信号R'およびモード切替え信号TMを供給するための信号配線226~228が、図13に示されるMOSFET素子および配線に加えて描かれている。上記信号配線226~228は、それぞれセット端子S'、リセット端

26

子R, およびモード切替え端子TMにそれぞれ結合され る。信号配線226~228は、アルミニウム等からな る4層目の金属配線である。セット端子S'、リセット 端子R'およびモード切替え端子TMと信号配線226 ~228とは、3層目の金属配線を介して接続される。 【0078】上記基本セル210の大きさは、特に制限 されるものでないが、 100μ m× 100μ mとされ、 CMOS領域211は20μm×100μmとされ、バ イポーラ領域212Aおよび212Bはそれぞれその大 きさが40μm×100μmとされる。セット信号 S'、リセット信号R'およびモード切替え信号TM は、複数の基本セルのCMOS領域211に対して共通 に与えられる。そのため、上記セット信号S'、リセッ ト信号R'およびモード切替え信号TMを供給するため の信号配線226~228は、CMOS領域211上に 形成される。これによって、信号配線226~228の 配線長を短くすることができる。

【0079】図15において、231~244はバイボーラトランジスタ素子、251,252は多結晶シリコンより形成された抵抗素子、262はアルミニウム等からなる1層目の金属配線、261はアルミニウム等からなる2層目の金属配線である。また、符号C,EおびBで示されているのは、それぞれバイボーラトランジスタのコレクタ領域、エミッタ領域およびベース領域である。さらに、符号R,HI,LI,S,D,CKおよび/CKは、図4に示されている同一符号の信号の出力端子をそれぞれ示し、符号Q,Q'は図4に示されている同一符号の信号の出力端子をそれぞれ示す。Vcc,VEC,Vr,VcsおよびVbbは、電圧供給端子であり、それぞれ異なった電圧が供給される。

【0080】以上説明したように上記実施例は、組合せ 論理回路の前後に配置されたフリップフロップ(データ 保持手段) を外部から与えられるアドレス信号によって 選択して外部から直接テストデータを入れたり、特定の フリップフロップの保持データを外部端子へ直接読み出 せるように構成された診断機能付き論理LSIにおい て、本来のシステム信号が供給されるラッチ回路はバイ ポーラトランジスタ回路で構成し、診断用の信号が供給 され上記ラッチ回路への制御信号を形成するラッチ機能 付き診断用補助回路はСMOS回路で構成するととも に、上記ラッチ回路およびスキャンアウトデータを出力 するための回路の出力信号をバイポーラ論理ゲートを介 して出力させるようにしたので、通常動作モードでシス テムデータが供給されるフリップフロップはバイポーラ 回路で構成されるため信号の遅延が少ないとともに、通 常動作モード時には動作しないため高速性を要求されな い診断用補助回路はCMOS回路で構成されるため、消 費電力が少なくて済む。また、ラッチ回路およびスキャ ンアウトデータを出力するための回路の出力信号をEC Lゲートを介して出力されるので、レベル変換回路やC MOS専用電源が不要となり、回路設計が容易になるという効果がある。

【0081】また、上記実施例では、CMOS回路の電源に、Vcc(0V)とVrrを使用して、このうちVccはカレントスイッチ用とエミッタフォロワ用とで電源ラインを分けて供給し、CMOS回路にはエミッタフォロワ用Vccを使用するようにしたので、CMOS回路で発生する電源ノイズは主にエミッタフォロワ用VccとVrrにのみ伝わるようになるが、エミッタフロワークタ電圧で決まり、エミッタフォロワーの電源電圧の変動の影響は受けにくいため、CMOS回路で発生する電源ノイズはECL回路に伝わりにくくなるという効果がある。

【0082】また、CMOS回路では、ハイレベルがVcc(0V)とされることから、CMOS回路からの信号はハイレベルがVcc(0V)となり、ECL回路に対して通常のECLレベルの信号(-0.8~-1.8V)よりも優先した入力を行なうことができ、システムデータによらず診断用のデータの入力を行なうために有20効な機能となる。ECL回路にVccレベルの信号を入力することでバイボーラ・トランジスタは多少飽和するが、飽和することでバイボーラ・トランジスタのベース電流が増加し、PMOSFETのオン抵抗による電圧降下が増し、ベース電圧が下がるため弱い飽和のままで済む。

【0083】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば上記 30実施例では、診断制御回路10を専用の論理回路として設計しているが、基本セル210を使って構成しても良い。以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるECL形の論理LSIに適用した場合について説明したが、この発明はそれに限定されず半導体集積回路装置一般に利用することができる。

[0084]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。すなわち、アドレス信号によりランダムにフリップフロップを指定してテストデータの入力および保持データの出力を行なえるようにされたランダムアドレス方式の診断機能付きの論理LSIにおいて、信号の遅延が低減されかつ消費電力が減少されるとともに、回路設計が容易になる。また、組合せ論理回路の前後に配置されたフリップフロップ(データ保持手段)をECL回路からなるラッチ回路とCMOS回路からなる診断用補助回路とにより構成した場合に、CMOS回路で発生する電源ノイズがECL回路に伝わりにくくな

28

る。

【図面の簡単な説明】

【図1】本発明を適用した論理機能付き半導体集積回路 装置の一例としての論理LSIの概略構成を示すプロッ ク図である。

【図2】本発明を適用した論理LSIにおけるフリップフロップの一実施例を示す論理図である。

【図3】入力用フリップフロップを構成するラッチ回路 の一例を示す回路図である。

【図4】組合せ論理論理回路間のフリップフロップを構成するラッチ回路の一例を示す回路図である。

【図5】出力用フリップフロップを構成するラッチ回路 の一例を示す回路図である。

【図6】フリップフロップを構成する診断用補助回路の一例を示す回路図である。

【図7】実施例のフリップフロップを適用した論理LS Iにおける具体的な診断方式の一例を説明するためのブロック図である。

【図8】フリップフロップの出力信号の立上り時間の診 断時のタイミングチャートである。

【図9】本発明をゲートアレイに適用した場合のチップ 全体のレイアウト図である。

【図10】実施例のゲートアレイに用いる基本セルの構成例を示す図である。

【図11】基本セルの使用例を示す説明図である。

【図12】基本セルの他の使用例を示す説明図である。

【図13】基本セル内のCMOS領域の素子および素子 間接続用配線のレイアウトの一例を示す平面図である。

【図14】図13の基本セル内のCMOS領域に診断用 の信号を供給するための信号配線のレイアウトの一例を 示す平面図である。

【図15】基本セル内のバイポーラ領域のレイアウトの一例を示す平面図である。

【図16】図6の診断用補助回路内の論理ゲートG1~G4の他の構成例を示す回路図である。

【図17】図6の診断用補助回路内の論理ゲートG1~G4のさらに他の構成例を示す回路図である。

【図18】図6の診断用補助回路内の論理ゲートG1~G4のさらに他の構成例を示す回路図である。

【図19】図1の組合せ論理回路を構成するECLゲートの回路図である。

【符号の説明】

10 診断制御回路

41,42,43 入力ピン

51,52 出力ピン

55 診断データ出力ピン

61~65 アドレスピン

71 バイポーラ・ラッチ回路


72 СМОS診断用補助回路


73 ECL論理ゲート

29


100 半導体チップ 210 基本セル 30 *223 ゲート電極 : 231~244 バイポーラトランジスタ

【図1】







【図6】





[図10]




【図7】












【図14】




【図15】



【図18】



【図19】



フロントページの続き

(72) 発明者 清水 淳

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 磯村 悟

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72)発明者 坂本 頼之

神奈川県秦野市堀山下1番地 日立コンピュータエンジニアリング株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.